Scanned liquid crystal display with select scanner redundancy

Abstract

Un écran à affichage à cristaux liquides (10) comporte une grille composée de lignes conductrices de sélection par rangées et de lignes conductrices de données par colonnes qui, utilisées avec des transistors à couche mince, permettent d'accéder à l'électrode de pixel de l'écran. L'écran (10) comporte deux registres à décalage (18) (18') pour la réception et la propagation des signaux de sélection destinés aux lignes de sélection par rangées, et chaque registre à décalage comporte plusieurs étages (S), chacun étant relié à une ligne de sélection. Des circuits de combinaison (C) sont prévus, à raison d'un pour chaque étage (S) de chacun des registres à décalage (18) (18'). Chaque circuit de combinaison (C) est configuré de façon à fournir une voie de conduction électrique au signal de sélection entre les étages (S) successifs de chacun des registres à décalage (18) (18'). Lorsqu'une panne est détectée au niveau d'un étage (S) de l'un des registres à décalage, le circuit de combinaison (C) couplé à la sortie de l'étage défectueux (18d) est reconfiguré pour acheminer les signaux de sélection (27) de l'étage correspondant (18L) de l'autre registre à décalage (18') à l'étage suivant (18e) du premier registre à décalage (18). Les registres de sélection sont complètement redondants, même si les deux registres à décalage (18) (18') comportent des étages défectueux.
A liquid crystal device (LCD) display (10) includes a grid of conductive row select lines and column data lines which are used in conjunction with thin-film transistors (TFT's) to address pixel electrode in the display. The LCD display (10) includes two shift registers (18, 18') for receiving and propagating the select signals for the row select lines, each shift register has a plurality of shift register stages (S) one connected to each row select line. A plurality of combiner circuits (C) are provided, one for each stage (S) of each of the shift registers (18, 18'). Each combiner circuit (C) is configured to provide an electrical conduction path for the select signal between successive stages (S) in each of the shift registers (18, 18'). When a fault is detected in stage (S) of one of the shift registers, the combiner circuit (C) coupled to the output of the defective stage (18d) is reconfigured to route the select signals (27) from the corresponding stage (18L) of the other shift register (18') to the next stage (18e) of the one shift register (18). Full select shift register redundancy is provided, even if both shift registers (18, 18') have faulty stages.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (1)

    Publication numberPublication dateAssigneeTitle
    EP-0197551-A2October 15, 1986Matsushita Electric Industrial Co., Ltd.A display device and a display method

NO-Patent Citations (1)

    Title
    See also references of WO 9110225A1

Cited By (0)

    Publication numberPublication dateAssigneeTitle