Perfectionnements aux portes logiques à transistors MOS multidrains

Multiple-drain MOS transistor logic gates

Torschaltungen aus MOS-Transistoren mit mehrfachen Drains

Abstract

1. Logic gate constituted by an inverter multidrain transistor (102 ) having an integrated monochannel enhancement mode MOS structure and by a load element (20; 30) having a contact region connected to the gate region (ZG10 ) of the inverter transistor, said gate including a first implantation plane on the surface of a semiconductor substrate of a predetermined conductivity type (1) in which are implanted the single source region (ZS10 ) and each drain region (ZD11 -ZD13 ) of the inverter transistor which are of the opposite conductivity type and are separated by the single channel region (C10 ) of the inverter transistor (102 ), and a second implantation plane constituting at least the gate region (ZG10 ) of the inverter transistor (102 ) that is composed of polycrystalline silicon (5), that is superimposed over said channel region (C10 ) through an insulating layer (3) above the first implantation plane and that is entirely surrounded by the source region (ZS10 ), characterized in that at least a drain region (ZD11 ) is separated from a neighbouring drain region (ZD12 ) through an insulating zone (ZI11-12 ) stretching from the first implantation plane to at least beyond the second implantation plane.
La porte logique est constituée par un transistor inverseur multidrain MOS monocanal à enrichissement et par un élément de charge (30) relié à la zone de grille (ZG, o ) du transistor inverseur. Sur un premier niveau d'implantation d'un substrat sont implantées la zone de source unique (ZS, o ) et chaque zone de drain (ZD) du transistor inverseur, séparées par la zone de canal unique du transistor inverseur. Un second niveau d'implantation constitue au moins la zone de grille (ZG 10 ) en silicium polycristallin du transistor inverseur qui est superposée à la zone de canal par l'intermédiaire d'une couche isolante au-dessus du premier niveau d'implantation et entourée complètement par la zone de source (ZS, 10 ). La porte logique présente une densité d'intégration élevée. A cette fin, au moins une zone de drain (ZD 11 ) est séparée d'une zone de drain voisine (ZD 1 2 ) par une zone isolante (ZI 11-12 ) s'étendant du premier jusqu'au moins au-delà du second niveau d'implantation, et/ou l'élément de charge (30) est une zone résistive implantée au-dessus du premier niveau d'implantation par l'intermédiaire d'une zone isolante.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (2)

    Publication numberPublication dateAssigneeTitle
    DE-2654677-A1June 08, 1977Hitachi LtdElektronische schaltungseinheit
    FR-2358025-A1February 03, 1978Nippon Musical Instruments MfgCircuit logique integre

NO-Patent Citations (0)

    Title

Cited By (5)

    Publication numberPublication dateAssigneeTitle
    EP-0158401-A1October 16, 1985Philips Electronics N.V.Halbleiteranordnung mit Feldeffekttransistoren mit isoliertem Tor
    EP-0161733-A2November 21, 1985Integrated Logic Systems, Inc.Elément de cellule transistor à faible capacitance et matrice de transistors
    EP-0161733-A3August 12, 1987Integrated Logic Systems, Inc.Niederkapazitätstransistorzellelement und Transistorenmatrix
    EP-1191601-A1March 27, 2002STMicroelectronics S.r.l.Dispositif transistor latéral de type DMOS
    US-6624471-B2September 23, 2003Stmicroelectronics S.R.L.Lateral DMOS transistor with first and second drain electrodes in respective contact with high-and low-concentration portions of a drain region